Behavioural modelling of DLLs for fast simulation and optimisation of jitter and power consumption

Inicio | ¿Qué es? | Contacto

English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU)

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e

Directorio de otros repositorios

RECERCAT Principal > Universitat Politècnica de Catalunya > Documents de recerca > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/10678

Título:	Behavioural modelling of DLLs for fast simulation and optimisation of jitter and power consumption
Autor/a:	Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis
Otros autores:	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
Abstract:	This paper presents a behavioural model for fast DLL simulations. The behavioural model includes a modelling of the various noise sources in the DLL that produce output jitter. The model is used to obtain the dependence of the output jitter versus the power consumption. The model exploits the open-loop DLL analysis to reduce simulation time when compared to typical DLL evaluation.
Abstract:	Peer Reviewed
Materia(s):	-Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal -Logic design -Delay lock loops -DLL behavioural modelling -Jitter optimisation -Processament del senyal
Derechos:
Tipo de documento:	Artículo - Versión publicada Objeto de conferencia
Editor:	IEEE Computer Society Publications
Compartir:

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

A 75 pJ/bit All-Digital Quadrature Coherent IR-UWB Transceiver in 0.18 um CMOS

Barajas Ojeda, Enrique; Gómez Salinas, Dídac; Mateo Peña, Diego; González Jiménez, José Luis

DLL's behavioral modeling for power consumption and jitter fast optimization

Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis

Providing an UWB-IR BAN wireless communications network and its application to design a low power transceiver in CMOS technology

Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis

Analysis of body bias and RTN-induced frequency shift of low voltage ring oscillators in FDSOI technology

Barajas Ojeda, Enrique; Aragonès Cervera, Xavier; Mateo Peña, Diego; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Martin Martínez, Javier; Rodríguez Martínez, Rosana; Porti Pujal, Marc; Nafria, M.; Castro López, Rafael; Roca Moreno, Elisenda; Fernandez, Francisco V.

Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study

González Colás, Antonio María; Pons Solé, Marc; Barajas Ojeda, Enrique; Mateo Peña, Diego; López González, Juan Miguel; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier

Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno

Coordinación

Patrocinio