Treball acompanyat de 4 vídeos

English: this final project has been developed in an ambitious project made by Signadyne, a spin-off of Institut de Ciències Fotòniques (ICFO). This project is enshrined in the modular instrumentation systems and software processing, allowing hardware reuse for different functions. The purpose of this project is to develop a part of a PXI express module with digital inputs and outputs up to 3.125Gbps into a FPGA Virtex5 of Xilinx. Specifically, the objectives are, first, implement communication between this module and PCI express (PCIe) bus and, secondly, develop a Time to Digital Converter (TDC) device, which is capable of counting pulses from input channels and, simultaneously, generate timestamps. All these timestamps and the values of the counters must be accessible from a PC connected to the PCIe bus. In addition, the module that is developed must be able to generate interrupts via the PCIe bus to notify any event. As for the results, communication between this module and PCIe bus is satisfactorily achieved and also, it is possible to access to this module from a PC. In addition, the pulse counting and timestamps generation are checked with width pulses of 0.4ns and it works as expected. However, this system is designed with the aim to detect smaller pulse widths, but it cannot be checked due to lack of equipment. Nevertheless, the results are very satisfactory considering that a typical optical pulse generator, which can be found on the market, has minimum pulse widths between 1 and 3ns.

Castellano: este PFC se ha desarrollado dentro de un ambicioso proyecto realizado por la empresa Signadyne, un spin-off del Institut de Ciències Fotòniques (ICFO). Este proyecto está enmarcado dentro de los sistemas de instrumentación modular i procesado de software, lo cual permite reaprovechar el hardware para diferentes funciones. La finalidad de este PFC es desarrollar una parte de un módulo PXI express de entradas y salidas digitales de hasta 3.125Gbps en una FPGA Virtex5 de Xilinx. En concreto, los objetivos principales son, en primer lugar, implementar la comunicación entre este módulo y el bus PCI express (PCIe) y, en segundo lugar, desarrollar un dispositivo Time to Digital Converter (TDC), que sea capaz de contar pulsos procedentes de los canales de entrada y, a la vez, generar marcas temporales (timestamps). Todas estas marcas temporales, junto con los valores de los contadores, tienen que ser accesibles desde un PC conectado al mismo bus PCIe. Además, el módulo que se desarrolla, tiene que poder generar interrupciones a través del bus PCIe con la finalidad de notificar cualquier tipo de evento. En cuanto a los resultados obtenidos, se ha logrado realizar de forma correcta la comunicación entre el módulo i el bus PCIe, logrando también acceder a este módulo a través de un PC. Además, el contaje de pulsos y la generación de timestamps se comprueban por pulsos de anchura de 0.4ns con el comportamiento deseado. No obstante, el sistema se ha diseñado para detectar pulsos de anchuras más pequeñas, pero no se ha dispuesto de los recursos necesarios para su comprobación. Sin embargo, los resultados son más que satisfactorios, considerando que un generador de pulsos ópticos típico, que se puede encontrar en el mercado, tiene anchuras de pulsos mínimas de entre 1 y 3 ns.

Català: aquest PFC ha estat desenvolupat dins d'un ambiciós projecte realitzat per l'empresa Signadyne, un spin-off de l'Institut de Ciències Fotòniques (ICFO). Aquest projecte està emmarcat dins dels sistemes d'instrumentació modular i processat per software, fet que permet reaprofitar el hardware per a diferents funcions. La finalitat d'aquest PFC és desenvolupar una part d'un mòdul PXI express d'entrades i sortides digitals de fins a 3.125Gbps en una FPGA Virtex5 de Xilinx. En concret, els objectius principals són, en primer lloc, implementar la comunicació entre aquest mòdul i el bus PCI express (PCIe) i, en segon lloc, desenvolupar un dispositiu Time to Digital Converter (TDC), que sigui capaç de comptar polsos provinents dels canals d'entrada i alhora generar-ne marques temporals (timestamps). Totes aquestes marques temporals, així com els valors dels comptadors, han de ser accessibles des d'un PC connectat al mateix bus PCIe. A més, el mòdul que es desenvolupa, ha de poder generar interrupcions a través del bus PCIe per tal de notificar qualsevol tipus d'esdeveniment. Pel que fa als resultats obtinguts, s'aconsegueix realitzar de forma correcte la comunicació entre el mòdul i el bus PCIe, aconseguint també accedir a aquest mòdul a través d'un PC. A més, el comptatge de polsos i la generació de timestamps es comproven per polsos d'amplada de 0.4ns amb el funcionament esperat. Val a dir però, que el sistema es dissenya per detectar polsos d'amplades més petites, però no s'ha disposat dels recursos necessaris per la seva comprovació. Tot i això, els resultats són més que satisfactoris, tenint en compte que un generador de polsos òptics típic, que es pot trobar al mercat, té amplades de polsos mínimes de entre 1 i 3 ns.