|
Título:
|
Design of single precision float adder (32-bit numbers) according to IEEE 754 standard using VHDL;
Diseño de un sumador de punto flotante de precisión simple (32 bits) basado en el estándar IEEE 754 utilizando VHDL;
Disseny d'un sumador de punt flotant de precisió simple (32 bits) basat en l'estàndard IEEE 754 utilitzant VHDL
|
|
Autor/a:
|
Barrabés Castillo, Arturo
|
|
Otros autores:
|
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Slovenská technická univerzita v Bratislave; Stopjaková, Viera; Zálusky, Roman |
|
Abstract:
|
Projecte realitzat en el marc d'un programa de mobilitat amb la Slovenská Technická Univerzita v Bratislave, Fakulta Elecktrotechniky a Informatiky |
|
Abstract:
|
[ANGLÈS] Floating Point arithmetic is by far the most used way of approximating real number arithmetic for performing numerical calculations on modern computers. Each computer had a different arithmetic for long time: bases, significant and exponents sizes, formats, etc. Each company implemented its own model and it hindered the portability between different equipments until IEEE 754 standard appeared defining a single and universal standard. The aim of this project is implementing a 32 bit binary floating point adder/subtractor according with the IEEE 754 standard and using the hardware programming language VHDL. |
|
Abstract:
|
[CASTELLÀ] La aritmética de punto flotante es, con diferencia, el método más utilizado para aproximar la aritmética con números reales para realizar cálculos numéricos por ordenador. Durante mucho tiempo cada máquina presentaba una aritmética diferente: bases, tamaño de los significantes y exponentes, formatos, etc. Cada fabricante implementaba su propio modelo, lo que dificultaba la portabilidad entre diferentes equipos, hasta que apareció la norma IEEE 754 que definía un estándar único para todos. El objetivo de este proyecto es, a partir del estándar IEEE 754, implementar un sumador/restador binario de punto flotante de 32 bits utilizando el lenguaje de programación hardware VHDL. |
|
Abstract:
|
[CATALÀ] L'aritmètica de punt flotant és, amb diferència, el mètode més utilitzat d'aproximació a l'aritmètica amb nombres reals per realitzar càlculs numèrics per ordinador. Durant molt temps cada màquina presentava una aritmètica diferent: bases, mida dels significants i exponents, formats, etc. Cada fabricant implementava el seu propi model, fet que dificultava la portabilitat entre diferents equips, fins que va aparèixer la norma IEEE 754 que definia un estàndard únic per a tothom. L'objectiu d'aquest projecte és, a partir de l'estàndard IEEE 754, implementar un sumador/restador binari de punt flotant de 32 bits emprant el llenguatge de programació hardware VHDL. |
|
Materia(s):
|
-Àrees temàtiques de la UPC::Enginyeria electrònica::Circuits electrònics
-VHDL (Computer hardware description language)
-Numerical analysis
-Floating point arithmetic
-VHDL
-IEEE 754
-Aritmética de punto flotante
-Electrònica digital
-Lògica programable
-VHDL (Llenguatge de descripció de maquinari)
-Anàlisi numèrica |
|
Derechos:
|
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
|
Tipo de documento:
|
Trabajo fin de máster |
|
Editor:
|
Universitat Politècnica de Catalunya;
Slovenská Technická Univerzita v Bratislave
|
|
Compartir:
|
|
