[ANGLÈS] This project reports the process of development of the Printed Circuit Board (PCB) - Zephyr for the experimental CMOS MEMS accelerometer testchip, Bailed II. The problem of capacitance mismatch at the input bridge is solved through a simple and innovative arrangement of resistors, jumpers and capacitors on the PCB. A filter is designed with the inductor capacitor pair to filter noise from the DC source. An amplifier with a gain of 10 is designed to amplify the output signals of the Bailed II IC. A cascaded amplifier topology is used to achieve the required gain. The PCB is tested to be functional and a few measurements were done with the chip. Furthermore, a multiple feedback (MFB) topology filter is designed for a second PCB which hosts the circuits (namely, band gap reference voltage IC, filter and Analog-to-Digital Converter) for further conditioning of signals before they are given to the FPGA. This second PCB is planned to be used for a new CMOS-MEMS testchip that has been recently designed.

[CASTELLÀ] Este proyecto muestra el proceso de desarrollo de la placa de circuito impreso (PCB) - Zephyr para el chip de test del acelerómetro CMOS-MEMS Bailed II. El problema del desajuste de la capacidad en el puente de entrada se ha resuelto mediante una red de resistencias, jumpers y condensadores simple e innovadora implementada en la placa de circuito impreso. Se ha diseñado un filtro con un par condensador-bobina para filtrar los ruidos de la fuente de DC. Se ha diseñado un amplificador con una ganancia de 10 para amplificar las señales de salida del circuito integrado Bailed II. Se ha empleado una topología de amplificador en cascada para obtener la ganancia requerida. Se ha testeado el correcto funcionamiento de la PCB y se han realizado algunas medidas con el chip. Además, se ha diseñado un filtro con una topología de realimentación múltiple (MFB) para una segunda PCB dónde se conectaran los circuitos (un circuito integrado de tensión de referencia tipo bandgap, un filtro y un convertidor de analógico a digital) para un mejor acondicionamiento de la señal antes de ser introducido en una FPGA. Se prevé que esta segunda PCB pueda ser utilizada para un nuevo chip de test CMOS-MEMS que ha sido diseñado recientemente.

[CATALÀ] Aquest projecte mostra el procés de desenvolupament de la placa de circuit imprès (PCB) - Zephyr pel xip de test de l'acceleròmetre CMOS-MEMS Bailed II. El problema del desajust de la capacitat al pont d'entrada s'ha resolt mitjançant una xarxa de resistències, jumpers i condensadors simple i innovadora implementada en el circuit imprès. S'ha dissenyat un filtre amb un parell condensador-bobina per eliminar el soroll provinent de la font de DC. S'ha dissenyat un amplificador amb un guany de 10 per amplificar els senyals de sortida del circuit integrat Bailed II. S'ha utilitzat una topologia d'amplificador en cascada per aconseguir el guany requerit. S'ha comprovat el correcte funcionament de la PCB i s'han realitzat algunes mesures amb el xip. A més, s'ha dissenyat un filtre amb topologia de realimentació múltiple (MFB) per a una segona PCB que conté els circuits (un circuit integrat de referència de tensió tipus bandgap, un filtre i un circuit convertidor d'analògic a digital) per a un millor condicionament dels senyals abans de ser introduïts en una FPGA. Es preveu que aquesta segona PCB pugui ser utilitzada per a un nou xip de test CMOS-MEMS que ha estat dissenyat recentment.