Partitioning: an essential step in mapping algorithms into systolic array processors

Consultar RECERCAT

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/105725

Título:	Partitioning: an essential step in mapping algorithms into systolic array processors
Autor/a:	Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Otros autores:	Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Abstract:	The efficient solution of a large problem on a small systolic array requires good partitioning techniques to split the problem into subproblems that fit the array size.
Abstract:	Peer Reviewed
Materia(s):	-Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal -Systolic array circuits -Partitioning algorithms -Systolic arrays -Signal processing algorithms -Equations -Fault tolerant systems -Computational modeling -Design methodology -Hardware -Digital signal processing -Algorithm design and analysis -Processadors de matrius (arrays)
Derechos:
Tipo de documento:	Artículo - Versión publicada Artículo
Compartir:

Valero Cortés, Mateo; Lang, Tomas; Llaberia Griñó, José M.; Peiron Guàrdia, Montse; Navarro Guerrero, Juan José; Ayguadé Parra, Eduard

Valero Cortés, Mateo; Lang, Tomas; Llaberia Griñó, José M.; Peiron Guàrdia, Montse; Ayguadé Parra, Eduard; Navarro Guerrero, Juan José

Valero García, Miguel; Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo

Valero García, Miguel; Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo

Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo

Coordinación

Patrocinio