L’objecte del present Treball de Fi de Carrera és dissenyar i implementar, tant a caire hardware com software, el funcionament d’un processador de dades digitals en llenguatge VHDL –Very High Speed Integrated Circuit (VHSIC) Hardware Description Language–. El maquinari sobre el qual es munta el disseny és la targeta UP1 d’ALTERA, programant-lo en un xip FPGA –Field Programable Gate Array– per verificar el seu correcte funcionament. A més, i per assolir la finalitat docent d’aquest treball, s’han realitzat pràctiques corresponents a l’assignatura “Sistemes Electrònics Digitals” –impartida en aquest centre– amb el propòsit de proporcionar una resolució detallada als alumnes que cursin l’assignatura i, alhora a nivell personal, per atènyer un nivell de coneixements necessaris per a dur a terme l’aplicació del processador, integradora de coneixements i conceptes desenvolupats en aquestes pràctiques. Aquest projecte ha sigut dut a terme amb la col·laboració de la Factoria de Recursos Docents d’aquesta escola entre els mesos de setembre i gener de 2006.