To access the full text documents, please follow this link: http://hdl.handle.net/2117/15667
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
dc.contributor | Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions |
dc.contributor | Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
dc.contributor | Universitat Politècnica de Catalunya. QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat |
dc.contributor.author | Rubio Sola, Jose Antonio |
dc.contributor.author | Figueras Pàmies, Joan |
dc.contributor.author | Vatajelu, Elena Ioana |
dc.contributor.author | Canal Corretger, Ramon |
dc.date | 2012-03-01 |
dc.identifier.citation | Rubio, J. [et al.]. "Process variability in sub-16nm bulk CMOS technology". 2012. |
dc.identifier.uri | http://hdl.handle.net/2117/15667 |
dc.language.iso | eng |
dc.relation | EEL-121 |
dc.relation | info:eu-repo/grantAgreement/EC/FP7/248789/EU/TERASCALE RELIABLE ADAPTIVE MEMORY SYSTEMS/TRAMS |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats |
dc.subject | Integrated circuits. |
dc.subject | Circuits integrats |
dc.title | Process variability in sub-16nm bulk CMOS technology |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/report |
dc.description.abstract |