Diseño, realización y test de un generador de retardos

Consultar RECERCAT

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/18809

Título:	Diseño, realización y test de un generador de retardos
Autor/a:	Ramos López, Oriol
Otros autores:	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Cosp Vilella, Jordi
Abstract:	En aquest projecte es desenvoluparà un generador de retards de baix cost. La selecciò de la resoulció y del seu abast, serà totalment programable, el retard programable del cual serà inferior al periode de treball. Es comparan dos possibles solucions per aquest projecte (CPLD y FPGA), estudiant la seva viabilitat y funcionalitat.
Materia(s):	-Àrees temàtiques de la UPC::Enginyeria electrònica -Generadors
Derechos:
Tipo de documento:	Trabajo/Proyecto fin de carrera
Editor:	Universitat Politècnica de Catalunya
Compartir:

Coordinación

Patrocinio