FinFET and III-V/Ge technology impact on 3T1D cell behavior

Inicio | ¿Qué es? | Contacto

English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU)

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e

Directorio de otros repositorios

RECERCAT Principal > Universitat Politècnica de Catalunya > Documents de recerca > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/26567

dc.contributor	Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial
dc.contributor	Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.contributor	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.contributor	Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
dc.contributor	Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
dc.contributor.author	Amat Bertran, Esteve
dc.contributor.author	Calomarde Palomino, Antonio
dc.contributor.author	Almudever, Carmen G.
dc.contributor.author	Aymerich Capdevila, Nivard
dc.contributor.author	Canal Corretger, Ramon
dc.contributor.author	Rubio Sola, Jose Antonio
dc.date	2013
dc.identifier.citation	Amat, Esteve [et al.]. FinFET and III-V/Ge technology impact on 3T1D cell behavior. A: Intel Ireland Research Conference. "Intel Ireland Research Conference". 2013.
dc.identifier.uri	http://hdl.handle.net/2117/26567
dc.language.iso	eng
dc.rights	Attribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights	info:eu-repo/semantics/openAccess
dc.rights	http://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subject	Àrees temàtiques de la UPC::Enginyeria electrònica
dc.subject	Electronic circuits
dc.subject	Circuits electrònics
dc.title	FinFET and III-V/Ge technology impact on 3T1D cell behavior
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/conferenceObject
dc.description.abstract	In this work, we assess the performance of a ring oscillator and a DRAM cell when they are implemented with different technologies (planar CMOS, FinFET and III-V MOSFETs), and subjected to different reliability scenarios (variability and soft errors). FinFET-based circuits show the highest robustness against variability and soft error environments.
dc.description.abstract	Peer Reviewed

Mostrar el registro sencillo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Impact of finfet and III-V/Ge technology on logic and memory cell behavior

Amat Bertran, Esteve; Calomarde Palomino, Antonio; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio

Mitigation strategies of the variability in 3T1D cell memories scaled beyond 22nm

Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio

Variability impact on on-chip memory data paths

Amat Bertran, Esteve; Calomarde Palomino, Antonio; Canal Corretger, Ramon; Rubio Sola, Jose Antonio

Systematic and random variability analysis of two different 6T-SRAM layout topologies

Amat Bertran, Esteve; Amatlle, E.; Gómez González, Sergio; Aymerich Capdevila, Nivard; García Almudéver, Carmen; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio

Reliability study on technology trends beyond 20nm

Amat Bertran, Esteve; Calomarde Palomino, Antonio; Rubio Sola, Jose Antonio

Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno

Coordinación

Patrocinio