Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/28406
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Vujic, N |
dc.contributor.author | González Tallada, Marc |
dc.contributor.author | Martorell Bofill, Xavier |
dc.contributor.author | Ayguadé Parra, Eduard |
dc.date | 2008-01 |
dc.identifier.citation | Vujic, N. [et al.]. Automatic pre-fetch and modulo scheduling transformations for the cell BE architecture. "Lecture notes in computer science", Gener 2008, vol. 5335, p. 31-46. |
dc.identifier.citation | 0302-9743 |
dc.identifier.citation | 10.1007/978-3-540-89740-8_3 |
dc.identifier.uri | http://hdl.handle.net/2117/28406 |
dc.language.iso | eng |
dc.relation | http://link.springer.com/chapter/10.1007%2F978-3-540-89740-8_3 |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Spain |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Multiprocessors |
dc.subject | Cell BE architecture |
dc.subject | Software cache |
dc.subject | Pre-fetching |
dc.subject | Modulo scheduling |
dc.subject | Multiprocessadors |
dc.title | Automatic pre-fetch and modulo scheduling transformations for the cell BE architecture |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |