Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/101283
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
dc.contributor.author | Parcerisa Bundó, Joan Manuel |
dc.contributor.author | González Colás, Antonio María |
dc.date | 1998 |
dc.identifier.citation | Parcerisa, Joan-Manuel, Gonzalez, A. The latency hiding effectiveness of decoupled access/execute processors. A: EUROMICRO Conference. "24th EUROMICRO Conference: Västeras, Sweden, August 25-27, 1998: proceedings". Västeras: Institute of Electrical and Electronics Engineers (IEEE), 1998, p. 293-300. |
dc.identifier.citation | 0-8186-8646-4 |
dc.identifier.citation | 10.1109/EURMIC.1998.711813 |
dc.identifier.uri | http://hdl.handle.net/2117/101283 |
dc.language.iso | eng |
dc.publisher | Institute of Electrical and Electronics Engineers (IEEE) |
dc.relation | http://ieeexplore.ieee.org/document/711813/ |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Parallel processing (Electronic computers) |
dc.subject | Cache memory |
dc.subject | Cache storage |
dc.subject | Delays |
dc.subject | Computer architecture |
dc.subject | Processament en paral·lel (Ordinadors) |
dc.subject | Memòria ràpida de treball (Informàtica) |
dc.title | The latency hiding effectiveness of decoupled access/execute processors |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |