To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/8978
| Title: | Desarrollo de un multiprocesador superescalar in-order en CycleSim |
|---|---|
| Author: | Álvarez Hernández, Jesús |
| Other authors: | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Villavieja Prados, Carlos |
| Abstract: | La evolución del campo de la informática ha sido impresionante desde su nacimiento. Si echamos un vistazo a la historia de la informática podremos apreciar los grandes cambios generados y el gran aumento de la capacidad computacional de los ordenadores hasta la actualidad. Este gran progreso de la oferta es fruto de una insaciable demanda poder computacional, hasta hoy en día. Actualmente los procesadores han encontrado un límite físico que les impide evolucionar según la Ley de Moore, obligando a los fabricantes de microprocesadores a investigar nuevas técnicas y tecnologías para paliar la demanda del mercado. Debido a las anteriores premisas, surge un proyecto para desarrollar un simulador capaz de emular el trabajo de un microprocesador basado en la infraestructura CycleSim, con el objetivo de estudiar los cambios en el rendimiento de un procesador modificando la configuración de los diferentes elementos de este. El proyecto al cual hace referencia esta memoria es una de las piezas del proyecto anteriormente mencionado. Concretamente se centra en desarrollar una CPU superescalar “in-order” para la infraestructura CycleSim, partiendo de una versión inicial ya existente. Además aumentará el número de instrucciones reconocidas por la CPU para poder generar trazas más completas a simular. |
| Subject(s): | -Àrees temàtiques de la UPC::Informàtica::Hardware -Multiprocessors -Infraestructura CycleSim -Multiprocessadors |
| Rights: | Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
| Document type: | Bachelor Thesis |
| Published by: | Universitat Politècnica de Catalunya |
| Share: |
|