Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/27190
Título: | Framework for economical error recovery in embedded cores |
---|---|
Autor/a: | Upasani, Gaurang; Vera Rivera, Francisco Javier; González Colás, Antonio María |
Otros autores: | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
Abstract: | |
Abstract: | |
Materia(s): | -Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats -Àrees temàtiques de la UPC::Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació -Embedded computer systems -Memory management (Computer science) -Acoustics -Budget control -Error detection -Transistors -Chip multi-processors (CMPs) -Exponential growth rates -Lower voltages -On-chip transistors -Scalable architectures -Shrinking feature sizes -Transient errors -Wave detectors -Embedded systems -Sistemes incrustats (Informàtica) -Gestió de memòria (Informàtica) |
Derechos: | Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
Tipo de documento: | Artículo - Versión publicada Objeto de conferencia |
Editor: | Institute of Electrical and Electronics Engineers (IEEE) |
Compartir: |