Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/130124
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Hussain, Tassadaq |
dc.contributor.author | Palomar, Oscar |
dc.contributor.author | Unsal, Osman Sabri |
dc.contributor.author | Cristal Kestelman, Adrián |
dc.contributor.author | Ayguadé Parra, Eduard |
dc.date | 2018-11 |
dc.identifier.citation | Hussain, T. [et al.]. Memory controller for vector processor. "Journal of signal processing systems", Novembre 2018, vol. 90, núm. 11, p. 1533-1549. |
dc.identifier.citation | 1939-8018 |
dc.identifier.citation | 10.1007/s11265-016-1215-5 |
dc.identifier.uri | http://hdl.handle.net/2117/130124 |
dc.language.iso | eng |
dc.publisher | Springer |
dc.relation | https://link.springer.com/article/10.1007%2Fs11265-016-1215-5 |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | High performance computing |
dc.subject | Memory management (Computer science) |
dc.subject | Vector processor |
dc.subject | Scalar core |
dc.subject | SDRAM controller |
dc.subject | Càlcul intensiu (Informàtica) |
dc.subject | Gestió de memòria (Informàtica) |
dc.title | Memory controller for vector processor |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |