Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/132782
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Universitat de Barcelona. Institut de Ciències del Cosmos |
dc.contributor | Mauricio Ferrer, Joan |
dc.contributor | Moll Echeto, Francisco de Borja |
dc.contributor.author | Guixé Orriols, Gerard |
dc.date | 2019-01-17 |
dc.identifier.citation | ETSETB-230.137887 |
dc.identifier.uri | http://hdl.handle.net/2117/132782 |
dc.language.iso | eng |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | S'autoritza la difusió de l'obra mitjançant la llicència Creative Commons o similar 'Reconeixement-NoComercial- SenseObraDerivada' |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject | Ethernet (Local area network system) |
dc.subject | FPGA |
dc.subject | VHDL |
dc.subject | STACK |
dc.subject | UDP |
dc.subject | ETHERNET |
dc.subject | IP |
dc.subject | Ethernet (Sistema de xarxa d'àrea local) |
dc.title | Design and implementation of an UDP/IP Ethernet hardware protocol stack for FPGA based Systems |
dc.type | info:eu-repo/semantics/masterThesis |
dc.description.abstract |