Sistema de co-diseño hardware/software basado en FPGA para la captura de video analógico a través del bus serie USB

Abstract

Con la adaptación del Espacio Europeo de Educación Superior (EEES) y la creación de los nuevo títulos de grado, se plantea una nueva visión metodológica en la enseñanzas superiores. En el caso de titulaciones relativas a las ingenierías informáticas y electrónicas resulta muy interesante el uso de metodologías orientadas al Aprendizaje Basado en Proyectos (ABP). En esta exposición se presenta un proyecto en el que se ilustra a los alumnos como diseñar sistemas hardware / software. En particular proponemos el codiseño de un sistema capaz de capturar video analógico mediante el uso de un conversor analógico/digital (ADC) y una FPGA, y además envíe la información capturada a través del bus USB usando un microcontrolador. De esta manera esperamos que los participantes de la experiencia ABP adquieran conocimientos relativos a las metodologías para codiseño hardware/software, uso de FPGA, microcontroladores y ADC. Así como entrenar habilidades relativas a la descripción de circuitos lógicos mediante el lenguaje VHDL.

SUMMARY: By adapting the European Higher Education Area (EEES) and the creation of new graduate degrees, there is proposed a new methodological view in higher education. In the case of studies related to computer and electronic engineering result very interesting to use the methodologies for Project Based Learning (PBL). In this paper, we present a exposition that shows students how to design systems hardware / software. In particular we propose the co-design a system capable of capturing analog video using an analog / digital converter (ADC) and a FPGA, and also send the information captured through the USB bus using a microcontroller. In this way we hope that the participants of the PBL experience acquired knowledge of the codesign methodologies for hardware / software, use of FPGA, microcontroller and ADC, and also training skills related to the description of logic circuits using VHDL.

Peer Reviewed