Universitat Politècnica de Catalunya
Facultat d'Informàtica de Barcelona
1985
Un gran número de computadores en la actualidad usan memoria cache para adaptar la velocidad de la memoria a la del procesador, o bien reducir el tráfico en sistemas multiprocesadores. En la actualidad un tema discutido es la conveniencia de utilizar una sola cache o de descomponerla en una de instrucciones y otra de datos. En este artículo se estudia el comportamiento de instrucciones y datos en una cache unificada bajo un algoritmo de remplazo LRU global y se compara con un sistema con equiparticipación estática del espacio y LRU local.
Postprint (published version)
Conference report
Castellà
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors; Computer storage devices; Cache memory; Ordinadors -- Dispositius de memòria; Memòria cau
E.T.S.I. de Telecomunicación
Open Access
E-prints [73026]
